# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-94182 (P2002-94182A)

(43)公開日 平成14年3月29日(2002.3.29)

(51) Int.Cl.7 H01S 5/223

(22)出願日

識別記号

 $\mathbf{F}$  I

テーマコード(参考)

H01S 5/223

5 F O 7 3

審査請求 未請求 請求項の数8 OL (全 8 頁)

(21)出願番号 特願2000-275565(P2000-275565)

平成12年9月11日(2000.9.11)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 長崎 洋樹

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

弁理士 佐藤 降久

Fターム(参考) 5F073 AA26 AA55 AA74 BA04 CA14

CB02 CB10 CB22 DA05 DA22


EA16

# (54) 【発明の名称】 半導体レーザの製造方法

#### (57)【要約】

【課題】オフ基板を用いた場合にリッジの形状を左右対 称とできるなど、リッジ形状を制御して製造できる半導 体レーザの製造方法を提供する。

【解決手段】基板10に、少なくとも活性層12と、活 性層の上層および下層にそれぞれ配置された第1導電型 のクラッド層11および第2導電型のクラッド層13を 有する半導体積層体を形成する。次に、半導体積層体の 上層において、電流注入領域の一部を保護するように第 1マスク層40を形成し、次に、部分的に上記第1マス ク層と重なるように、電流注入領域の残部を保護し、下 層となる上記半導体積層体に対する密着性を異ならせる など、保護特性を第1マスク層と異ならせて第2マスク 層42を形成する。次に、第1および第2マスク層(4 0.42)をマスクとしてエッチングを行い、半導体積 層の電流注入領域をリッジ形状RDに加工する。



1

#### 【特許請求の範囲】

【請求項1】基板に、少なくとも活性層と、該活性層の 上層および下層にそれぞれ配置された第1導電型のクラッド層および第2導電型のクラッド層を有する半導体積 層体を形成する工程と、

上記半導体積層体の上層において、電流注入領域の一部 を保護するように第1マスク層を形成する工程と、

上記半導体積層体の上層において、部分的に上記第1マスク層と重なるように、電流注入領域の残部を保護し、下層となる上記半導体積層体に対する保護特性を上記第 101マスク層と異ならせて第2マスク層を形成する工程と、

上記第1および第2マスク層をマスクとしてエッチング を行い、上記半導体積層の電流注入領域をリッジ形状に 加工する工程とを有する半導体レーザの製造方法。

【請求項2】上記第2マスク層を形成する工程においては、上記半導体積層体への密着性を変えることで、上記 半導体積層体に対する保護特性を上記第1マスク層と異ならせて形成する請求項1に記載の半導体レーザの製造 方法。

【請求項3】上記第1マスク層を形成する工程においては、第1レジスト膜をパターン形成し、第1の処理温度のベーキング処理を行って上記第1マスク層とし、

上記第2マスク層を形成する工程においては、第2レジスト膜をパターン形成し、上記第1の処理温度よりも低い第2の処理温度でベーキング処理を行って上記第2マスク層とする請求項1に記載の半導体レーザの製造方法。

【請求項4】上記第1レジスト膜をパターン形成し、ベーキング処理を行って第1マスク層とした後、上記第2 30マスク層を形成する工程の前に、上記第1マスク層の表層部を硬化処理する工程をさらに有する請求項3に記載の半導体レーザの製造方法。

【請求項5】上記基板として、(100)面から〔11 0〕方向に傾斜したオフ基板を用いる請求項1に記載の 半導体レーザの製造方法。

【請求項6】上記半導体積層の電流注入領域をリッジ形状に加工する工程においては、上記リッジの延伸方向に垂直な断面における該リッジの形状を左右対称となるように形成する請求項5記載の半導体レーザの製造方法。 【請求項7】上記半導体積層体を形成する工程においては、A1GaInP系材料により形成する請求項1に記載の半導体レーザの製造方法。

【請求項8】上記半導体積層の電流注入領域をリッジ形状に加工する工程に後に、上記リッジ形状部の側部に電流ブロック層を形成する工程をさらに有する請求項1に記載の半導体レーザの製造方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光ディスク装置、

光磁気ディスクメモリ、レーザビームプリンタなどの光情報機器や光通信になど使用される半導体レーザの製造方法に係り、特に基板としてオフ基板を用いた半導体レーザの製造方法に関する。

2

### [0002]

【従来の技術】一般に、CD(コンパクトディスク)、 DVD(デジタル多用途ディスク)あるいはMD(ミニ ディスク)などの光(磁気)ディスク装置における光学 ピックアップ装置や、レーザビームプリンタ、光情報機 器などには半導体レーザが内蔵されている。

【0003】上記の半導体レーザは、用途により異なる発振波長のレーザ光を用いられており、例えはDVDの再生などには650nm帯の波長のレーザ光が用いられ、この650nm帯の半導体レーザとして、例えばA1GaInP系材料の半導体積層体からなる半導体レーザが広く用いられている。

【0004】図6は上記のA1GaInP系材料からなる半導体レーザの断面図である。例えばGaAsからなるn型基板10上に、不図示のGaAsからなるn型バッファ層やInGaPからなるn型バッファ層やInGaPからなるn型バッファ層やInGaPからなるn型グラッド層11、活性層(発振波長650nmの多重量子井戸構造)12、例えばA1GaInPからなるp型クラッド層13、および、例えばGaAsからなるp型キャップ層14が形成されている。電流注入ストライプにおいて、上記のp型キャップ層14の表面からp型クラッド層13の途中の深さまでリッジ状(凸状)RDに加工されており、電流狭搾構造となるストライプが形成されている。リッジRDの両側部には、例えばGaAsからなるn型電流ブロック層15が形成されている。

【0005】上記のp型キャップ層14およびn型基板10には、それぞれp電極20およびn電極30が接続して形成されている。上記のp電極20およびn電極30に所定の電圧を印加することで、リッジストライプ領域における上記活性層の端面が共振器の端面となって、該共振器端面間に導波路が構成され、リッジストライプ領域における活性層12から、例えば650nm帯の波長のレーザ光が出射される。

40 【 0 0 0 6 】上記の構造の半導体レーザは、C DやD V Dなど光ディスクシステムの光学ピックアップ装置などの光源として、あるいは、レーザビームプリンタなどの光情報機器や光通信になど使用される半導体レーザとして好ましく用いることができる。

【0007】上記のn型基板10としては、(100)面から〔110〕方向に2°以上15°以下で傾斜したオフ基板が用いられることが多い。自然超格子による長波長化を防止するためである。

【0008】上記の半導体レーザの製造方法について説 50 明する。まず、図7(a)に示すように、例えばGaA sからなり、(100)面から〔110〕方向に2°以上15°以下で傾斜したオフ基板であるn型基板10上に、例えば有機金属気相エピタキシャル成長法(MOVPE)などのエピタキシャル成長法により、必要に応じてGaAsやInGaPからなるn型バッファ層(不図示)を形成した後、例えばA1GaInPからなるn型クラッド層11、活性層(発振波長650nmの多重量子井戸構造)12、例えばA1GaInPからなるp型クラッド層13、例えばGaAsからなるp型キャップ層14を順に積層させる。

【0009】次に、図7(b)に示すように、フォトリソグラフィー工程により、電流注入ストライプ領域となる部分を保護するレジスト膜40をp型キャップ層14の上層にパターン形成し、ウェットエッチングを行い、p型キャップ層14の表面からp型クラッド層13の途中の深さまでリッジ状(凸状)RDに加工する。

【0010】次に、予めp型キャップ層14上に形成した酸化シリコンのマスクパターン(不図示)を選択成長のマスクとする選択エピタキシャル成長などにより、例えばGaAsからなるn型電流ブロック層15を形成する。次に、p型キャップ層14に接続するようにTi/Pt/Auなどのp型電極を形成し、一方、n型基板10に接続するようにAuGe/Ni/Auなどのn型電極を形成し、ペレタイズ工程を経て、図6に示すような半導体レーザとする。

## [0011]

【発明が解決しようとする課題】しかしながら、上記の 従来の半導体レーザは、(100)面から〔110〕方 向に傾斜したオフ基板を用いた場合、図6に示すよう に、リッジの延伸方向に垂直な断面において、オフ基板 30 の傾斜角によってリッジの形状が左右非対称となってお り、このように左右非対称な形状によって、注入される 電流の分布と屈折率導波による光の分布に差が生じ、キ ンクが出現する光出力、即ち、キンクレベルが低くなっ てしまう。上記のオフ基板の傾斜角によってリッジの形 状が左右非対称となってしまうのは、図7(b)に示す ように、オフ基板の被エッチング特性のために、レジス ト膜によるマスク層の下層へ一方から入り込むサイドエ ッチングSEaと他方から入り込むサイドエッチングS Ebの程度が異なるためである。従って、電流狭搾構造 としてリッジストライプを有する半導体レーザの製造方 法において、リッジの延伸方向に垂直な断面におけるリ ッジ形状を制御して製造できる方法が求められていた。 【0012】本発明は上記の事情に鑑みてなされたもの であり、従って、本発明の目的は、オフ基板を用いた場 合にもリッジの延伸方向に垂直な断面におけるリッジの 形状を左右対称とできるなど、リッジ形状を制御して製 造できる半導体レーザの製造方法を提供することであ

#### [0013]

4

【課題を解決するための手段】上記の目的を達成するため、本発明の半導体レーザの製造方法は、基板に、少なくとも活性層と、該活性層の上層および下層にそれぞれ配置された第1導電型のクラッド層および第2導電型のクラッド層を有する半導体積層体を形成する工程と、上記半導体積層体の上層において、電流注入領域の一部を保護するように第1マスク層を形成する工程と、上記半導体積層体の上層において、部分的に上記第1マスク層と重なるように、電流注入領域の残部を保護し、下層となる上記半導体積層体に対する保護特性を上記第1マスク層と異ならせて第2マスク層を形成する工程と、上記第1および第2マスク層をマスクとしてエッチングを行い、上記半導体積層の電流注入領域をリッジ形状に加工する工程とを有する。

【0014】上記の本発明の半導体レーザの製造方法は、好適には、上記第2マスク層を形成する工程においては、上記半導体積層体への密着性を変えることで、上記半導体積層体に対する保護特性を上記第1マスク層と異ならせて形成する。

【0015】上記の本発明の半導体レーザの製造方法は、好適には、上記第1マスク層を形成する工程においては、第1レジスト膜をパターン形成し、第1の処理温度のベーキング処理を行って上記第1マスク層とし、上記第2マスク層を形成する工程においては、第2レジスト膜をパターン形成し、上記第1の処理温度よりも低い第2の処理温度でベーキング処理を行って上記第2マスク層とする。さらに好適には、上記第1レジスト膜をパターン形成し、ベーキング処理を行って第1マスク層とした後、上記第2マスク層を形成する工程の前に、上記第1マスク層の表層部を硬化処理する工程をさらに有する。

【0016】上記の本発明の半導体レーザの製造方法は、好適には、上記基板として、(100)面から〔110〕方向に傾斜したオフ基板を用い、さらに好適には、上記半導体積層の電流注入領域をリッジ形状に加工する工程においては、上記リッジの延伸方向に垂直な断面における該リッジの形状を左右対称となるように形成する。

【 0 0 1 7 】上記の本発明の半導体レーザの製造方法 0 は、好適には、上記半導体積層体を形成する工程においては、A 1 G a I n P 系材料により形成する。

【0018】上記の本発明の半導体レーザの製造方法は、好適には、上記半導体積層の電流注入領域をリッジ形状に加工する工程に後に、上記リッジ形状部の側部に電流ブロック層を形成する工程をさらに有する。

【0019】上記の本発明の半導体レーザの製造方法は、基板に、少なくとも活性層と、該活性層の上層および下層にそれぞれ配置された第1導電型のクラッド層および第2導電型のクラッド層を有し、A1GaInP系 材料などからなる半導体積層体を形成する。次に、半導

5

体積層体の上層において、電流注入領域の一部を保護す るように第1マスク層を形成し、次に、第1マスク層の 隣接部に、電流注入領域の残部を保護し、下層となる上 記半導体積層体に対する保護特性を第1マスク層と異な らせて第2マスク層を形成する。ここで、例えば、第1 レジスト膜をパターン形成し、第1の処理温度でベーキ ング処理を行って第1マスク層とし、得らえた第1マス ク層の表層部を硬化処理した後、次に、第2レジスト膜 をパターン形成し、第1の処理温度よりも低い第2の処 理温度でベーキング処理を行って上記第2マスク層とす 10 るなど、第2マスク層の半導体積層体への密着性を上記 第1マスク層と変えることで、半導体積層体に対する保 護特性を上記第1マスク層と異ならせて形成する。次 に、第1および第2マスク層をマスクとしてエッチング を行い、半導体積層の電流注入領域をリッジ形状に加工 する。この後の工程としては、例えば、リッジ形状部の 側部に電流ブロック層などを形成する。

【0020】上記の本発明の半導体レーザの製造方法に よれば、電流狭搾構造としてリッジストライプを有する 半導体レーザの製造方法において、リッジストライプ形 20 成マスクとなる第1マスク層と第2マスク層において、 第2マスク層の半導体積層体への密着性を第1マスク層 と変えることで保護特性を変えており、これによりリッ ジ形状を制御して製造できる。例えば、基板として(1) 00)面から〔110〕方向に傾斜したオフ基板を用い た場合にも、リッジの延伸方向に垂直な断面における該 リッジの形状を左右対称となるように形成できる。リッ ジの形状を左右対称とすることで、注入される電流の分 布と屈折率導波による光の分布を均一にして導波を安定 化させることができ、キンクが出現する光出力、即ち、 キンクレベルの低下の防止や、長期信頼性の向上が可能 となる。また、基板として(100)面から〔110〕 方向に傾斜したオフ基板を用いた場合に、リッジの形状 を従来の方法により形成される非対称性と逆の方向の非 対称性を持つ形状などに加工することもでき、あるいは 傾斜していない基板を用いた場合にも非対称なリッジを 加工することができ、例えば自励発振レーザなどの設計 時においてリッジ形状を制御することが必要な場合に有 効である。

#### 【0021】

【発明の実施の形態】以下、本発明の半導体レーザおよ びその製造方法の実施の形態について、図面を参照して 説明する。

## 【0022】第1実施形態

図1は、本実施形態に係る半導体レーザの断面図であ る。例えばGaAsからなるn型基板10上に、不図示 のGaAsからなるn型バッファ層やInGaPからな るn型バッファ層が形成されており、その上層に、例え ばA1GaInPからなるn型クラッド層11、活性層 (発振波長650nmの多重量子井戸構造)12、例え 50 第1レジスト膜40としては、例えば最終的に形成する

ばAlGaInPからなるp型クラッド層13、およ び、例えばGaAsからなるp型キャップ層14が形成 されている。電流注入ストライプにおいて、上記のp型 キャップ層14の表面からp型クラッド層13の途中の 深さまでリッジ状(凸状)RDに加工されており、電流 狭搾構造となるストライプが形成されている。リッジR Dの両側部には、例えばGaAsからなるn型電流ブロ ック層15が形成されている。

6

【0023】上記のp型キャップ層14およびn型基板 10には、それぞれp電極20およびn電極30が接続 して形成されている。上記のp電極20およびn電極3 0に所定の電圧を印加することで、リッジストライプ領 域における上記活性層の端面が共振器の端面となって、 該共振器端面間に導波路が構成され、リッジストライプ 領域における活性層12から、例えば650nm帯の波 長のレーザ光が出射される。

【0024】上記の構造の半導体レーザは、CDやDV Dなど光ディスクシステムの光学ピックアップ装置など の光源として、あるいは、レーザビームプリンタなどの 光情報機器や光通信になど使用される半導体レーザとし て好ましく用いることができる。

【0025】上記のn型基板10としては、自然超格子 による長波長化を防止するため、例えば(100)面か ら〔110〕方向に2。以上15。以下で傾斜したオフ 基板が用いられる。

【0026】本実施形態に係る半導体レーザは、上記の ようにオフ基板を用いていても、リッジの延伸方向に垂 直な断面における該リッジの形状が左右対称となってい る。従って、自然超格子による長波長化を防止しなが ら、注入される電流の分布と屈折率導波による光の分布 が均一化されて導波が安定化され、キンクが出現する光 出力、即ち、キンクレベルの低下が防止され、長期信頼 性を向上した半導体レーザである。

【0027】上記の半導体レーザの製造方法について説 明する。まず、図2(a)に示すように、例えばGaA sからなり、(100)面から〔110〕方向に2°以 上15°以下で傾斜したオフ基板である n型基板10上 に、例えば有機金属気相エピタキシャル成長法(MOV PE)などのエピタキシャル成長法により、必要に応じ 40 てGaAsやInGaPからなるn型バッファ層(不図 示)を形成した後、例えばA1GaInPからなるn型 クラッド層11、活性層(発振波長650nmの多重量 子井戸構造)12、例えばA1GaInPからなるp型 クラッド層13、例えばGaAsからなるp型キャップ 層14を順に積層させる。

【0028】次に、図2(b)に示すように、フォトリ ソグラフィー工程により、電流注入ストライプ領域とな る部分の一部を保護する第1レジスト膜40をp型キャ ップ層14の上層にパターン形成する。ここで、上記の

電流注入ストライプ領域の幅が3μmである場合、2. 5μm幅のレジスト膜をパターン形成し、必要なストラ イプ幅よりも細くなるように形成する。次に、例えばべ ーキング炉にて120℃の温度で30分間の熱処理を施 し、第1レジスト膜40の半導体積層体(p型キャップ 層14)への密着性を高める。

7

【0029】次に、図2(b)に示すように、例えばC F4 などのガスを導入したプラズマアッシングなどによ り、第1レジスト膜40の表層部41を硬化処理し、次 工程での現像処理などで溶出しないようにする。

【0030】次に、図3(c)に示すように、フォトリ ソグラフィー工程により、部分的に第1レジスト膜40 と重なるように、電流注入ストライプ領域の残部を保護 する第2レジスト膜42をパターン形成する。ここで、 上記の第2レジスト膜42としては、例えば第1レジス ト膜により電流注入ストライプ領域の幅3µmの内の 2. 5 μm分を保護する場合には、第2レジスト膜で残 りの0.5μmの幅の部分を保護するように、第1レジ スト膜40と重なるようにして形成する。次に、例えば ベーキング炉にて90℃の温度で30分間の熱処理を施 し、第2レジスト膜42の半導体積層体(p型キャップ 層14)への密着性を高める。このときのベーキング処 理温度を第1レジスト膜40のベーキング処理温度(1 20ド)より低く設定することで、第2レジスト膜42 の半導体積層体(p型キャップ層14)への密着力を第 1レジスト膜40よりも低く調整し、第1レジスト膜4 0と第2レジスト膜42とで下層となる上記半導体積層 体に対する保護特性を異ならせて形成する。

【0031】次に、図3(d)に示すように、第1レジ スト膜40および第2レジスト膜42をマスクとしてウ ェットエッチングを行い、p型キャップ層14の表面か らp型クラッド層13の途中の深さまでリッジ状(凸 状) RDに加工する。ここで、第1レジスト膜40と第 2レジスト膜42では、上記のように半導体積層体(p 型キャップ層14)への密着性が異なっていることか ら、第1レジスト膜40側から第1レジスト膜40の下 層へ入り込むサイドエッチングSEaと第2レジスト膜 42側から第2レジスト膜42の下層へ入り込むサイド エッチングSEbの程度が異なっており、このサイドエ ッチングの程度の差と、オフ基板の被エッチング特性と が相殺されて、リッジの延伸方向に垂直な断面における 該リッジの形状が左右対称となるように加工される。

【0032】上記の第1レジスト膜40と第2レジスト 膜42の形成工程においては、次工程のエッチング処理 において、レジスト膜によるマスク層の下層へのサイド エッチングが生じるため、その分を見積もってパターン 形成する幅を決定する必要がある。さらに、第1レジス ト膜40と第2レジスト膜42では、上記のように半導 体積層体(p型キャップ層14)への密着性が異なって おり、第1レジスト膜40側からと第2レジスト膜42 50 法によれば、リッジ形状を制御して加工することがで

側からのサイドエッチングの量が異なるため、その差を 見積もって第1レジスト膜40と第2レジスト膜42の パターン形成幅を決める必要がある。

8

【0033】この後の工程としては、例えば、リッジ形 状部の側部に電流ブロック層15などを形成し、次に、 p型キャップ層14に接続するようにTi/Pt/Au などのp型電極を形成し、一方、n型基板10に接続す るようにAuGe/Ni/Auなどのn型電極を形成 し、ペレタイズ工程を経て、図1に示すような半導体レ 10 **ー**ザとする。

【0034】上記の本実施形態の半導体レーザの製造方 法によれば、基板として(100)面から〔110〕方 向に傾斜したオフ基板を用いた場合にも、リッジの延伸 方向に垂直な断面における該リッジの形状を左右対称と なるように形成できる。リッジの形状を左右対称とする ことで、注入される電流の分布と屈折率導波による光の 分布を均一にして導波を安定化させることができ、キン クが出現する光出力、即ち、キンクレベルの低下の防止 や、長期信頼性の向上が可能となる。上記のように、本 実施形態の半導体レーザの製造方法により、電流狭搾構 造としてリッジストライプを有する半導体レーザの製造 方法において、リッジ形状を制御して製造できる。

### 【0035】第2実施形態

図4は、本実施形態に係る半導体レーザの断面図であ る。実質的に第1実施形態の半導体レーザと同様である が、第1実施形態と同様にn型基板10として、例えば (100) 面から〔110〕方向に2。以上15。以下 で傾斜したオフ基板が用いられており、また、電流狭搾 ストライプとなるリッジRDの形状が、リッジの延伸方 向に垂直な断面において、従来の方法により形成される 非対称性と逆の方向の非対称性を持つ形状となってい

【0036】上記の本実施形態の半導体レーザは、リッ ジ形状が制御されて加工されており、例えばリッジ形状 を細かく制御する必要がある自励発振レーザなどに好ま しく適用することができる。

【0037】上記の半導体レーザの製造方法について説 明する。実質的に第1実施形態と同様に形成することが できるが、図5に示すように、第1レジスト膜40側か らのサイドエッチングSEaと第2レジスト膜42側か らのサイドエッチングSEbの量などを調整し、第1レ ジスト膜40と第2レジスト膜42をマスクとするウェ ットエッチング処理を制御して行って、電流狭搾ストラ イプとなるリッジRDの形状がリッジの延伸方向に垂直 な断面において、従来の方法により形成される非対称性 と逆の方向の非対称性を持つ形状となるように加工す る。その他の工程は、第1実施形態と同様にして行うこ とができる。

【0038】上記の本実施形態の半導体レーザの製造方

9

き、例えばリッジ形状を細かく制御する必要がある自励 発振レーザの製造方法に好ましく適用することができ る。

【0039】以上、本発明を2形態の実施形態により説 明したが、本発明はこれらの実施形態に何ら限定される ものではない。例えば、第2実施形態において、基板と して傾斜していない基板を用いてもよい。傾斜していな い基板の場合、通常のリッジ加工ではリッジの延伸方向 に対して垂直な断面において非対称とはならないが、第 2実施形態の製造方法を適用することでリッジの延伸方 10 向に対して垂直な断面において非対称なリッジ形状を得 ることができ、リッジ形状を制御して製造することがで きる。また、上記半導体レーザを構成する半導体材料や 金属材料などは、AIGaInP系材料以外の半導体材 料系などを適宜選択して用いることができる。また、同 一基板上にモノリシックに複数個の半導体レーザが搭載 される多波長レーザに適用することも可能であり、例え ば、780nm帯のレーザ光を出射する半導体レーザと 650nm帯のレーザ光を出射する半導体レーザともモ ノリシックに搭載する2波長レーザにおいて、650n 20 m帯の半導体レーザ部分の製造方法に上記の実施形態を 適用することができる。その他、本発明の要旨を逸脱し ない範囲で種々の変更を行うことが可能である。

#### [0040]

【発明の効果】上記のように、本発明の半導体レーザの製造方法によれば、電流狭搾構造としてリッジストライプを有する半導体レーザの製造方法において、リッジストライプ形成マスクとなる第1マスク層と第2マスク層において、第2マスク層の半導体積層体への密着性を第1マスク層と変えることで保護特性を変えており、これ30によりリッジ形状を制御して製造できる。例えば、基板として(100)面から〔110〕方向に傾斜したオフ基板を用いた場合にも、リッジの延伸方向に垂直な断面における該リッジの形状を左右対称となるように形成できる。リッジの形状を左右対称とすることで、注入される電流の分布と屈折率導波による光の分布を均一にして導波を安定化させることができ、キンクが出現する光出

1.0

力、即ち、キンクレベルの低下の防止や、長期信頼性の向上が可能となる。また、基板として(100)面から〔110〕方向に傾斜したオフ基板を用いた場合に、リッジの形状を従来の方法により形成される非対称性と逆の方向の非対称性を持つ形状などに加工することもでき、あるいは傾斜していない基板を用いた場合にも非対称なリッジを加工することができ、例えば自励発振レーザなどの設計時においてリッジ形状を制御することが必要な場合に有効である。

#### 0 【図面の簡単な説明】

【図1】図1は第1実施形態に係る半導体レーザの断面 図である。

【図2】図2は第1実施形態に係る半導体レーザの製造方法の製造工程を示す断面図であり、(a)は第1レジスト膜の形成工程まで、(b)は第1レジスト膜の表層部の硬化処理工程までを示す。

【図3】図3は図2の続きの工程を示す断面図であり、 (c)は第2レジスト膜の形成工程まで、(d)はリッ ジ形状形成のエッチング工程までを示す。

② 【図4】図4は第2実施形態に係る半導体レーザの断面 図である。

【図5】図5は第2実施形態に係る半導体レーザの製造 方法の製造工程を示す断面図であり、リッジ形状形成の エッチング工程までを示す。


【図6】図6は従来例に係る半導体レーザの断面図である


【図7】図7は従来例に係る半導体レーザの製造方法の製造工程を示す断面図であり、(a)はレジスト膜の形成工程まで、(b)はリッジ形状形成のエッチング工程までを示す。

#### 【符号の説明】


10…n型基板、11…n型クラッド層、12…活性層、13…p型クラッド層、14…p型キャップ層、15…n型電流ブロック層、20…p電極、30…n電極、40…(第1)レジスト膜、41…硬化された表層部、42…第2レジスト膜、RD…リッジ。

【図5】





[図7]



**PAT- NO:** J P02002094182A **DOCUMENT-** J P2002094182 A

I DENTI FI ER:

TITLE: METHOD OF MANUFACTURING

SEMI CONDUCTOR LASER

**PUBN- DATE:** March 29, 2002

INVENTOR-INFORMATION:

NAME COUNTRY

NAGASAKI, HIROKI N/A

**ASSIGNEE-INFORMATION:** 

NAME COUNTRY

SONY CORP N/A

**APPL- NO:** J P2000275565

APPL- DATE: September 11, 2000

INT-CL (IPC): H01S005/223

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method of manufacturing semiconductor laser by which a semiconductor laser can be manufactured by controlling the shape of a ridge in such a way that the ridge is formed symmetrically to the center line and so on when an of f substrate is used.

SOLUTION: In the method, a semiconductor laminate having at least an active layer 12 and first- and second-conductivity clad

layers 11 and 13, respectively, for med on and under the active layer 12 is for med on a substrate 10. Then a first mask layer 40 is for med on the laminate so as to protect part of a current injecting region, and a second mask layer 42 is for med to partially overlap the first mask layer 40 by changing the protective property of the layer 42 from that of the layer 40, in such a way that the layer 42 protects the remaining part of the current injecting region and the adhesion of the layer 42 to the underlying semiconductor laminate is changed from that of the layer 40 to the overlying laminated semiconductor, and so on. Thereafter, the current injecting region of the semiconductor laminate is for med in a ridge-like shape RD through etching by using the mask layers 40 and 42 as masks.

COPYRI GHT: (C)2002,JPO